افزایش سرعت پردازش و ذخیره اطلاعات با فناوری نانو در دانشگاه شهید بهشتی
پژوهشگران کشورمان، با استفاده از فناوری نانو، طرحی را پیشنهاد داده‌اند که قادر به افزایش سرعت پردازش داده‌ها و ذخیره اطلاعات دیجیتالی است. به کمک این نتایج می‌توان سلول‌های حافظه کم‌حجم و سریعی را برای تولید رایانه‌ها، تلفن‌های همراه یا تلویزیون‌های هوشمند طراحی کرد.
به گزارش خبرگزاری آنا به نقل از روابط عمومی ستاد نانو، در دهه‌های اخیر، صنعت الکترونیک به میزان قابل توجهی رشد یافته و به همین دلیل اندازه مؤلفه‌های اساسی این صنعت کاهش پیدا کرده است.
آتوماتای سلولی کوانتومی (QCA) یکی از فناوری‌های نوظهور در مقیاس نانو برای ساخت مدارهای دیجیتالی آینده است. این فناوری به دلیل سه مشخصه چگالی و سرعت بالا و توان مصرفی پایین در سال‌های اخیر بسیار مورد توجه قرار گرفته است.
شاهین انگیزی، مجری این طرح، با اشاره به این مطلب که عنصر حافظه یکی از مدارهای مهم در تمامی نانوالکترونیک‌ها شمرده می‌شود، عنوان کرد: «پیاده‌سازی این عنصر، برای ذخیره داده در آتوماتای سلولی کوانتومی، دارای چالش‌های خاصی است. در این کار از ویژگی‌های منحصر به فرد فناوری آتوماتای سلولی کوانتومی، در راستای افزایش سرعت فرآیند ذخیره و بازیابی داده‌ها در سیستم‌های دیجیتالی استفاده شده و در نهایت ساختاری نوین برای یک سلول حافظه تک بیتی طراحی شده است».
نتیجه اصلی این پژوهش ارائه سریع‌ترین و کوچک‌ترین سلول حافظه در مبحث نانوالکترونیک است. اغلب سیستم‌های دیجیتالی نظیر رایانه‌ها، تلفن‌های همراه و حتی تلویزیون‌های هوشمند امروزی از سلول‌های حافظه برای ذخیره و بازیابی اطلاعات استفاده می‌کنند.
علاوه بر این، یک طراحی پربازده نیز برای دروازه اکثریت پنج ورودی صورت پذیرفته که در تمامی مدارهای QCA قابل استفاده است.
سلول حافظه پیشنهادی در ابعاد 8 صدم میکرومتر مربع با مصرف 88 سلول کوانتومی طراحی و عملکرد صحیح آن اثبات شده است. همچنین بهبود قابل توجهی در سرعت پردازشی نسبت به کارهای پیشین حاصل شده است.
انگیزی در ادامه عنوان کرد: «با مشاهده طراحی‌های پیشین سلول‌های حافظه‌ای در آتوماتای سلولی کوانتومی (QCA)، به این نکته دست یافتیم که اغلب مدارهای ارائه شده علاوه بر مصرف سخت‌افزار زیاد، از یک موضوع مهم که همان قابلیت پیاده‌سازی یک لایه مدار است، چشم‌پوشی کرده‌اند. لذا در این کار هدف اصلی ارائه یک ساختار QCA کارآمد -از دو جنبه سرعت و چیدمان و با قابلیت پیاده‌سازی برای سلول حافظه بوده است».
طرح پیشنهادی مشکلات طراحی‌های پیشین نظیر سرعت پایین ذخیره و دستیابی داده و مصرف زیاد سخت‌افزار را حل کرده است. علاوه بر این، در این پژوهش یک ساختار نوین و یک لایه برای دروازه اکثریت پنج ورودی ارائه شده است که می‌توان از آن به همراه با یک دروازه معکوس کننده برای پیاده‌سازی تمامی مدارهای ترکیبی منطقی بهره برد.
این تحقیقات با همکاری پروفسور کیوان ناوی، عضو هیئت علمی دانشگاه شهید بهشتی، شاهین انگیزی، سمیرا سید صالحی و سهیل سرمدی صورت گرفته است.
انتهای پیام/
