راهبردی برای کوچک‌تر کردن تراشه‌های کامپیوتری
به گزارش گروه علم و فناوری آنا به نقل از ستاد ویژه توسعه نانو، یکی از سؤالاتی که تولیدکنندگان تراشه مطرح می‌کنند، این است که چه میزان می‌توان ترانزیستورهای روی یک مدار را کوچک‌سازی کرد. تاکنون براساس قانون مور، تعداد ترانزیستورهای روی هر تراشه، هر 18 ماه دو برابر شده است. هر چند طی سال‌های اخیر به دلیل وجود محدودیت فیزیکی، این سرعت تا حدی کاهش یافته است. منشاء این محدودیت، اثرات تونل‌زنی کوانتومی است.
اخیراً یک تیم تحقیقاتی موفق به ارائه راهبردی برای تولید ترانزیستور شده است که با استفاده از آن می‌توان با سرعت بالا و هزینه کم، ترانزیستورهای زیادی را روی یک تراشه ایجاد کرد.
این گروه از روش خودآرایی مستقیم (DSA) استفاده کردند که در آن از بلوک کوپلیمر برای خودآرایی استفاده می‌شود. ایده اصلی این است که شما با استفاده از لیتوگرافی، الگوی مورد نظر را ایجاد می‌کند و سپس با استفاده از کوپلیمر، سطح پوشش داده می‌شود. گرما موجب می‌شود تا کوپلیمر خودآرایی داده و الگوهای منظمی را ایجاد کند که قدرت تفکیک بالایی دارند.
محققان این پروژه از ویفر ژرمانیوم، اچ‌کردن پلاسما و لیتوگرافی پرتو الکترونی استفاده کردند تا در نهایت یک لایه نازک از گرافن را ایجاد کنند. سپس با روش پوشش‌دهی اسپینی، پلیمر PS-b-PMMA را روی سطح قرار دادند.
با گرم کردن ویفر در دمای 250 درجه سانتی‌گراد، پلیمر به‌صورت کامل روی سطح در مدت 10 دقیقه خودآرایی می‌دهد، در حالی که در روش‌های معمول این کار 30 دقیقه به طول می‌انجامد. این راهبرد جدید، نقص‌های کم‌تری به دنبال دارد و قدرت تفکیک آن 10 برابر بیش‌تر از روش‌های معمول است.
پاول نلی از محققان این پروژه می‌گوید: «این الگو می‌تواند جایگزین مناسبی برای روش‌های الگودهی رایج با پلیمر باشد. سینتیک این خودآرایی سریع‌تر است و الگوهای تیزتری ایجاد می‌کند».
این روش می‌تواند برای تولید تراشه‌های کامپیوتر استفاده شود. ژنکیانگ ما، از محققان این پروژه می‌گوید: «با استفاده از الگوی گرافن می‌توان کارهایی انجام داد که پیش از این امکان‌پذیر نبوده است. از این الگو برای خودآرایی پلیمر می‌توان استفاده کرد».
انتهای پیام/